Prof. Dr.-Ing. Thilo Pionteck

Prof. Dr.-Ing. Thilo Pionteck

Institut für Informations- und Kommunikationstechnik (IIKT)
Lehrstuhl für Hardware-nahe Technische Informatik
Universitätsplatz 2, 39106 Magdeburg, G03-301   vCard
Projekte

Aktuelle Projekte

Technologiegerechte 3D Verbindungsarchitekturen für heterogene, in monolithischer 3D Integration gefertigte SoCs
Laufzeit: 01.11.2022 bis 31.10.2025

Monolithische 3D-Integration (M3D) ist eine disruptive Technologie für den Entwurf von 3D System-on-Chips (SoCs). Im Gegensatz zu herkömmlichen 3D-Integrationsschemata erlaubt M3D eine sehr dichte Integration von vertikalen Verbindungen zwischen benachbarten Chipebenen (Tiers). Zusammen mit extrinsischer Heterogenität, d.h. der Kombination von Tiers mit unterschiedlichen elektrischen Eigenschaften, ergeben sich vielfältige Möglichkeiten für neuartige Architekturentwürfe und verbesserte Systemfunktionalitäten.
Diese Vorteile wurden bereits von vielen Arbeiten im Kontext von Verarbeitungselementen und Speichern aufgezeigt; für On-Chip-Kommunikationsarchitekturen wie Network-on-Chips existieren hingegen nur wenige Arbeiten. Darüber hinaus vernachlässigen diese Arbeiten oft den erheblichen Einfluss von fertigungsbedingter intrinsischer Heterogenität, wie die prozessbedingte Verschlechterung der Transistoren auf oberen Tiers, die Verschlechterung der Verbindungsleitungen auf unteren Tiers oder die ungleichmäßige Verteilung der Routing-Ressourcen zwischen den Tiers. Schließlich nutzen die bisherigen Arbeiten hauptsächlich die verringerten Leitungslängen in 3D, lassen dabei aber den erweiterten mikro- und makroarchitekturellen Entwurfsraum außer Acht.
Mit diesem Projekt wollen wir diese Lücken schließen, indem wir die Auswirkungen der Charakteristika monolithischer 3D Integration auf die Mikroarchitektur einzelner Netzwerkkomponenten und der Kommunikationsarchitektur untersuchen. Darüber hinaus werden wir die Auswirkungen dieser Modifikationen und erweiterter Entwurfsmöglichkeiten auf die Gesamtsystemarchitektur analysieren.

Dieses Projekt wird in vier Punkten zum Stand der Forschung auf diesem Gebiet beitragen:
1) Wir werden systematische Entwurfsrichtlinien sowie Architekturschablonen für optimierte 3D Verbindungsarchitekturen entwickeln. Diese werden sowohl extrinsische als auch intrinsische Heterogenität berücksichtigen.
2) Wir werden Modelle entwickeln, welche die Formulierung der Topologiesynthese von Network-on-Chips als Optimierungsproblem ermöglichen.
3) Wir werden Werkzeuge bereitstellen, welche eine systematische Entwurfsraumexploration unter Berücksichtigung aller relevanter M3D Technologieeigenschaften ermöglichen.
4) Zum Aufzeigen des Optimierungspotenzials werden wir zwei Demonstratoren erstellen, ein Vision-System-on-Chip und ein Multiprozessorsystem.

Die Ergebnisse dieses Projektes werden ein tiefgreifenderes Verständnis dafür ermöglichen, wie die disruptiven Eigenschaften der monolithischen 3D-Integration zur Verbesserung der Verbindungsarchitektur in 3D SoCs genutzt werden können. Dadurch wird die Entwicklung leistungsfähigerer Systeme unterstützt, welche mit aktuellen Entwurfskonzepten nicht realisiert werden können.

Projekt im Forschungsportal ansehen

Hybrid^2-Indexstrukturen für Hauptspeicherdatenbanken
Laufzeit: 01.01.2020 bis 31.12.2024

Das Ziel des Projektes ist die Beschleunigung des Indexzugriffs von Datenbankmanagementsystemen (DBMS) zur Steigerung der Gesamtsystemperformanz. Da der Indexzugriff Ausgangspunkt für alle nachfolgenden Verarbeitungsschritte von Anfragen eines DBMS ist, ist ein schneller Indexzugriff wesentlich für die Gesamtperformanz der DBMS. Zur Beschleunigung des Indexzugriffs wollen wir neue Hardware-/Softwarestrukturen von Indexen untersuchen und entwickeln, welche strukturhybride Indexe, d.h. Kombinationen von statischen und dynamischen Indexen, auf hybriden Shared-Memory Systemarchitekturen bestehend aus einer CPU und einem FPGA oder GPU als Hardwarebeschleuniger realisieren. Solche Hybrid^2-Indexe wurden in der Literatur bisher nicht betrachtet, wodurch die Möglichkeiten aktueller hybrider Shared-Memory Systemarchitekturen nicht genutzt werden können. Durch die Reduktion des Kommunikationsaufwands zwischen CPU und Hardwarebeschleunigern bei Shared-Memory Systemen gehen wir davon aus, dass viele bestehende Entwurfsregeln für den Einsatz von Hardwarebeschleunigern in Datenbanksystemen neu überdacht werden müssen, was insbesondere auch die Komplexität der auf dem Hardwarebeschleuniger ausgelagerten Aufgaben betrifft.Im Rahmen des Projektes wollen wir daher erforschen, welche statischen oder dynamischen Indexstrukturen sich effizient und performant auf hybriden Systemen wie realisieren lassen. Auch wollen wir untersuchen, wie durch einen dynamischen Wechsel zwischen Indexstrukturen oder einen Austausch der Hardwarerealisierung zur Laufzeit auf unterschiedliche Zugriffsmuster reagiert werden kann. Im Ergebnis dieses Projektes erwarten wir neuartige, adaptive struktur- und hardwarehybride Indexstrukturen, welche gegenüber bestehenden Systemen zu einer signifikanten Leistungssteigerung bei Indexzugriffen in Datenbanken führen.

Projekt im Forschungsportal ansehen

Abgeschlossene Projekte

ADAMANT-II: Adaptive Data Management in Evolving Heterogeneous Hardware/Software Systems
Laufzeit: 01.06.2021 bis 30.09.2024

Heterogene Systemarchitekturen bestehend aus CPUs, GPUs und FPGAs bieten vielfältige Optimierungsmöglichkeiten im Vergleich zu rein CPU-basierten Systemen. Zur vollständigen Ausnutzung dieses Optimierungspotenzials reicht es jedoch nicht, bestehende Softwarekonzepte unverändert auf nicht-von-Neumann-Architekturen wie beispielsweise FPGAs zu übertragen. Vielmehr erfordern die zusätzlichen Verarbeitungsmöglichkeiten dieser Architekturen den Entwurf neuartiger Verarbeitungskonzepte. Dies ist bereits in der Planung der Anfrageverarbeitung zu berücksichtigen. In der ersten Projektphase entwickelten wir hierfür bereits ein erstes Konzept, welches die gerätespezifischen Merkmale in unserer Plug’n’Play Architektur berücksichtigt. Allerdings sehen wir die Notwendigkeit zu dessen Weiterentwicklung, um eine noch bessere Ausnutzung der spezifischen Eigenschaften der Hardwarearchitekturen zu erreichen. Für die zweite Projektphase stellen wir daher die Hypothese auf, dass bekannte Verfahren zur Abbildung von Anfragen auf der Ebene einzelner Operatoren nicht ausreichen sind, um die erweiterten Verarbeitungsmöglichkeiten heterogener Systemarchitekturen auszunutzen.
Unser Ziel ist daher die Erforschung neuartiger Verarbeitungskonzepte und Verfahren zur Abbildung von Anfragen für heterogene Systeme, welche von der üblicherweise verwendeten Granularität auf Ebene einzelner Operatoren abweichen. Wir werden Verarbeitungseinheiten entwickeln, die eine größere Funktionalität als einzelne Operatoren bereitstellen und sich über mehrere Geräte hinweg erstrecken. Diese Verarbeitungseinheiten sind in sich heterogen und kombinieren die spezifischen Eigenschaften einzelner Architekturen. Im Ergebnis ermöglicht unsere heterogene Systemarchitektur das Bereitstellen von Datenbankoperationen und Funktionen, die in klassischen Datenbanksystemen nicht verfügbar oder nicht effizient realisierbar sind.
Zu Demonstrationszwecken haben wir drei Anwendungsfälle identifiziert, welche von heterogenen Systemarchitekturen stark profitieren können: Verarbeitung von Datenströmen mit hohem Aufkommen, approximative Anfrageverarbeitung und dynamische Multianfrageverarbeitung. Hochvolumige Datenströme erfordern eine Hardwarearchitektur, die eine Verarbeitung der Daten ohne vorherige Zwischenspeicherung ermöglicht. Dafür stellen FPGAs eine vielversprechende Plattform durch ihr datenstrombasiertes Verarbeitungsprinzip dar. Darüber hinaus eignen sich sowohl FPGAs als auch GPUs für approximierende Anfragenverarbeitungen, da sie arithmetische Operationen mit reduzierter Genauigkeit und die Realisierung von approximativen, hardwarebeschleunigten Samplingtechniken ermöglichen. Die dynamische Multianfrageverarbeitung ist aus Systemsicht sehr anspruchsvoll, da variable Systemlasten die Effizienz zuvor aufgestellter Anfragepläne reduzieren können. Hier ermöglichen die zahlreichen Parallelitätsebenen in heterogenen Systemen eine bessere Verteilung der Systemlasten.

Projekt im Forschungsportal ansehen

ADAMANT-II: Adaptive Data Management in Evolving Heterogeneous Hardware/Software Systems
Laufzeit: 01.01.2021 bis 31.12.2023

Heterogene Systemarchitekturen bestehend aus CPUs, GPUs und FPGAs bieten vielfältige Optimierungsmöglichkeiten im Vergleich zu rein CPU-basierten Systemen. Zur vollständigen Ausnutzung dieses Optimierungspotenzials reicht es jedoch nicht, bestehende Softwarekonzepte unverändert auf nicht-von-Neumann-Architekturen wie beispielsweise FPGAs zu übertragen. Vielmehr erfordern die zusätzlichen Verarbeitungsmöglichkeiten dieser Architekturen den Entwurf neuartiger Verarbeitungskonzepte. Dies ist bereits in der Planung der Anfrageverarbeitung zu berücksichtigen. In der ersten Projektphase entwickelten wir hierfür bereits ein erstes Konzept, welches die gerätespezifischen Merkmale in unserer Plug’n’Play Architektur berücksichtigt. Allerdings sehen wir die Notwendigkeit zu dessen Weiterentwicklung, um eine noch bessere Ausnutzung der spezifischen Eigenschaften der Hardwarearchitekturen zu erreichen. Für die zweite Projektphase stellen wir daher die Hypothese auf, dass bekannte Verfahren zur Abbildung von Anfragen auf der Ebene einzelner Operatoren nicht ausreichen sind, um die erweiterten Verarbeitungsmöglichkeiten heterogener Systemarchitekturen auszunutzen.
Unser Ziel ist daher die Erforschung neuartiger Verarbeitungskonzepte und Verfahren zur Abbildung von Anfragen für heterogene Systeme, welche von der üblicherweise verwendeten Granularität auf Ebene einzelner Operatoren abweichen. Wir werden Verarbeitungseinheiten entwickeln, die eine größere Funktionalität als einzelne Operatoren bereitstellen und sich über mehrere Geräte hinweg erstrecken. Diese Verarbeitungseinheiten sind in sich heterogen und kombinieren die spezifischen Eigenschaften einzelner Architekturen. Im Ergebnis ermöglicht unsere heterogene Systemarchitektur das Bereitstellen von Datenbankoperationen und Funktionen, die in klassischen Datenbanksystemen nicht verfügbar oder nicht effizient realisierbar sind.
Zu Demonstrationszwecken haben wir drei Anwendungsfälle identifiziert, welche von heterogenen Systemarchitekturen stark profitieren können: Verarbeitung von Datenströmen mit hohem Aufkommen, approximative Anfrageverarbeitung und dynamische Multianfrageverarbeitung. Hochvolumige Datenströme erfordern eine Hardwarearchitektur, die eine Verarbeitung der Daten ohne vorherige Zwischenspeicherung ermöglicht. Dafür stellen FPGAs eine vielversprechende Plattform durch ihr datenstrombasiertes Verarbeitungsprinzip dar. Darüber hinaus eignen sich sowohl FPGAs als auch GPUs für approximierende Anfragenverarbeitungen, da sie arithmetische Operationen mit reduzierter Genauigkeit und die Realisierung von approximativen, hardwarebeschleunigten Samplingtechniken ermöglichen. Die dynamische Multianfrageverarbeitung ist aus Systemsicht sehr anspruchsvoll, da variable Systemlasten die Effizienz zuvor aufgestellter Anfragepläne reduzieren können. Hier ermöglichen die zahlreichen Parallelitätsebenen in heterogenen Systemen eine bessere Verteilung der Systemlasten.

Projekt im Forschungsportal ansehen

Adaptives Datenmanagement für zukünftige heterogene Hardware-/Software-Systeme
Laufzeit: 01.09.2017 bis 31.10.2022

Die Entwicklung von Datenbanksystemen steht vor großen Herausforderungen: Zum einen wandeln sich die Anwendungsszenarien von reinen relationalen zu graph- oder strombasierten Analysen. Zum anderen wird die eingesetzte Hardware heterogener, da neben gewöhnlichen CPUs auch spezialisierte, hoch performante Co-Prozessoren wie z.B. Graphics Processing Unit oder Field Programmable Gate Arrays (FPGAs) eingesetzt werden.
Es konnte gezeigt werden, dass durch Operatoren, die für einen speziellen Co-Prozessor optimiert wurden, ein Performancegewinn erreicht wird. Jedoch sind die meisten Ansätze zur Verarbeitung auf einem einzigen Prozessortyp limitiert und betrachten nicht das Zusammenspiel aller (Co-)Prozessoren. Dadurch bleibt Optimierungs- und Parallelisierungspotential ungenutzt. Darüber hinaus bieten Betrachtungen eines einzelnen Operators auf einem einzigen (Co-)Prozessor wenige Möglichkeiten zur Verallgemeinerung für neue Anwendungsgebiete oder Co-Prozessortypen.
Im Rahmen dieses Projektes entwerfen wir Konzepte zur Integration von unterschiedlichen Operatoren und heterogenen (Hardware-)Co-Prozessortypen für adaptive Datenbanksysteme. Wir entwickeln Optimierungsstrategien, die die individuellen Eigenschaften der Co-Prozessortypen und die diesen Systemen inhärente Parallelität ausnutzen. Dabei betrachten wir relationale und graphbasierte Analysen, sodass die hergeleiteten Konzepte nicht auf ein bestimmtes Anwendungsszenario beschränkt sind. Wir werden Schnittstellen und Konzepte zur Abstraktion der Operatoren und Co-Prozessortypen definieren. Des Weiteren müssen die Eigenschaften von Operatoren und Co-Prozessortypen allen Systemebenen zur Verfügung stehen, sodass die Softwareebene besondere Charakteristika der (Co-)Prozessortypen und die Hardwareebene unterschiedliche Eigenschaften von Operatoren und Daten berücksichtigt. Die Verfügbarkeit dieser Charakteristika ist von hoher Relevanz für die globale Anfrageoptimierung, um eine passende Ausführungsmethode zu wählen. Es ist außerdem nötig, den Entwurfsraum der Anfrageverarbeitung auf heterogenen Hardwarearchitekturen zu analysieren und dabei auf Parallelität in der Funktion, den Daten, und zwischen (Co-)Prozessoren zu achten. Aufgrund der dadurch hervorgerufenen Komplexität des Entwurfsraums verfolgen wir einen verteilten Ansatz, in dem die Optimierung soweit möglich an die niedrigsten Ebenen delegiert wird, da diese Informationen über die spezifischen Charakteristika haben. So werden diese effizienter ausgenutzt. Um eine gegenseitige Beeinflussung der Optimierungen zweier Ebenen zu vermeiden, beachten wir auch Optimierungsstrategien zwischen Ebenen. Dabei werden wir auch lernbasierte Methoden einsetzen, um durch eine Evaluierung von Optimierungsentscheidungen zur Laufzeit künftige Entscheidungen zu verbessern. Auch sind diese Methoden am besten geeignet Charakteristika zu erfassen, die zur Entwurfszeit nicht berücksichtigt wurden, wie es häufig mit der Laufzeitrekonfiguration von FPGAs erfolgt.

Projekt im Forschungsportal ansehen

Verbundprojekt: Modulares CT-Gerät zur Diagnostik bei Kindern (KIDs-CT) - Teilvorhaben: Detektorsignalverarbeitung
Laufzeit: 01.10.2017 bis 31.03.2021

Im Rahmen dieses Projektes wird ein quelloffenes System entworfen, welches die Rohdaten der Detektoren eines Computertomographen ausliest, mehrstufig aggregiert und eine Signalvorverarbeitung in Echtzeit vornimmt. Das System wird aus industrieüblichen Komponenten aufgebaut werden. Es wird das erste CT-System sein mit quelloffenen Schnittstellen und einer frei verfügbaren Systemarchitektur. Dieses ermöglicht bisher beispiellose Möglichkeiten zur Forschung und Optimierung: Die (Vor-)Verarbeitung der Rohdaten nahe der Signalquelle erlaubt eine Verbesserung der Signalqualität. Die gesendeten Datenmengen in der Kommunikation werden reduziert. Eine erhöhte Bildqualität wird erreicht durch die Kombination der Vorverarbeitung mit nachfolgenden Algorithmen zur Bildrekonstruktion.

Projekt im Forschungsportal ansehen

Technologiegerechte asymmetrische 3D-Verbindungsarchitekturen: Entwurfsstrategien- und methoden
Laufzeit: 01.07.2017 bis 31.12.2020

Neue Produktionsmethoden ermöglichen den Entwurf heterogener 3D-System-on-Chips (3D-SoCs). Diese bestehen aus mehreren gestapelten Dies, die mit unterschiedlichen Fertigungstechnologien hergestellt werden. Im Gegensatz zu homogenen 3D-SoCs ist dadurch eine Anpassung der technologischen Eigenschaften einzelner Dies an die spezifischen Anforderungen der auf den Ebenen platzierten Komponenten möglich. Heterogene SoCs bieten vielfältige Einsatzmöglichkeiten auf dem Gebiet der eingebetteten Systeme und Hochleistungsrechner. Um das Potential heterogener 3D-SoCs ausnutzen zu können, sind leistungsstarke, flexible und skalierbare Kommunikationsinfrastrukturen erforderlich. Aktuelle Verbindungsarchitekturen (Interconnect Architectures, IAs) gehen jedoch stillschweigend von einer homogenen 3D-SoC-Struktur aus und berücksichtigen somit keine Unterschiede in den Technologieparametern bei der Festlegung der Topologie, der Architektur und der Mikroarchitektur des Verbindungsnetzwerkes.
 
Ziel dieses Projektes ist die Entwicklung von Entwurfsstrategien und -methoden für 3D-Verbindungsarchitekturen, welche für heterogene 3D-SoCs optimiert sind. Dabei verfolgen wir zwei neuartige Ansätze. Zum einen werden wir die technologiespezifischen Eigenschaften einzelner Chip-Ebenen in heterogenen 3D-SoCs berücksichtigen. Daher müssen existierende Verfahren für heterogene und hybride Verbindungsarchitekturen neu bewertet werden. Zum anderen werden wir neuartige Interaktionsmuster zwischen Komponenten erforschen, da Komponenten bis hin zur Mikroarchitekturebene räumlich verteilt werden können, um technologiespezifische Eigenschaften auszunutzen. Diese beiden Ansätze münden im Konzept der Technologie-asymmetrischen 3D-Verbindungsarchitekturen (Technology Asymmetric 3D-Interconnect Architectures, TA-3D-IAs), welche im Rahmen dieses Antrags erstmalig betrachtet werden.
 
Im Ergebnis soll dieses Projekt zu einem besseren Verständnis der Implementierungsmöglichkeiten von TA-3D-IAs als Bestandteil heterogener 3D-SoCs führen. Wir werden systematische Entwurfsmethodologien und Architekturschablonen für den Entwurf technologiegerechter 3D-IAs entwickeln. Hierfür werden wir eine leistungsfähige Simulationsumgebung zur Analyse des Entwurfsraums von TA-3D-IAs bereitstellen, welche die Berücksichtigung unterschiedlicher technologiespezifischer Parameter für alle Komponenten des Verbindungsnetzwerkes ermöglicht. Zusätzlich werden wir Referenz-Benchmarks und ausgewählte TA-3D-IAs zur Verfügung stellen, mit deren Hilfe andere Forschungsgruppen ihre Ideen evaluieren und vergleichen können.

Projekt im Forschungsportal ansehen

Hardwarebeschleunigung von Semantic Web Datenbanken durch dynamisch rekonfigurierbare FPGAs
Laufzeit: 01.10.2014 bis 30.06.2017

Die Bedeutung des Semantic Webs hat in den vergangenen Jahren stetig zugenommen. Belege hierfür sind unter anderem die steigende Anzahl von entwickelten und im Einsatz befindlichen Semantic Web Tools und Applikationen.Die Kernidee des Semantic Webs ist es, durch Einbeziehung der Bedeutung von Symbolen die maschinelle Verarbeitung zu präzisieren. Die dafür benötigte Verknüpfung unterschiedlicher Datensätze erfolgt mittels Datenbanksystemen. Mit dem stetig wachsenden Umfang von Datenbanken geraten klassische Datenbanksysteme, aber auch speziell angepasste Semantic Web Datenbanksysteme zunehmend an ihre Grenzen. Gerade im Bereich der Semantic Web Datenbanken existieren mittlerweile Datensätze mit Milliarden von Einträgen, deren Bearbeitung mit rein softwarebasierten Lösungen sehr zeitintensiv ist.Im Rahmen dieses Projektes soll daher ein Hardware-/Softwaresystem erforscht und entwickelt werden, welches zeitintensive Operationen auf einen programmierbaren Logikbaustein (FPGA, Field Programmable Gate Array) auslagert. Die für eine Hardwarebeschleunigung vorgesehenen kostenintensiven Operationen umfassen dabei sowohl die einzelnen Schritte der Indexerstellung als auch die eigentliche Anfrageverarbeitung für Semantic Web Datenbanken. Die Festlegung der bei der Anfrageverarbeitung auf das FPGA auszulagernden Funktionen erfolgt zur Laufzeit. Um je nach Anfrage einen optimalen Hardwarebeschleuniger bereitstellen zu können, werden mittels partieller dynamischer Rekonfiguration des FPGAs zur Laufzeit entsprechende Datenpfade aus Grundelementen aufgebaut.

Projekt im Forschungsportal ansehen

Erkennung und adaptive Priorisierung von semi-statischen Datenströmen und von Verkehrsstrommustern in Network-on-Chips
Laufzeit: 01.04.2014 bis 31.12.2016

Das Ziel dieses Projektes ist die Konzeptionierung und Realisierung eines verkehrsstromadaptiven Network-on-Chips zur Reduktion der Kommunikationslatenz in komplexen Manycore-Systemen. Datenströme, welche für eine längere Zeit zwischen Kommunikationspartnern existieren, sollen unter vollständiger Umgehung der Verarbeitungsstufen der Router ohne Zeitverzögerung direkt weitergeleitet werden. Entsprechende Verkehrsstromszenarien treten sowohl in multifunktionalen Systemen für die Dauer einer Anwendung, als auch temporär in Manycore-Prozessorsystemen mit verteilten Caches auf. Eine priorisierte Weiterleitung entsprechender Datenströme ist sowohl für einzelne semi-statische Datenströme zwischen zwei Funktionseinheiten, als auch für sich wiederholende Muster mehrerer semi-statischer Datenströme vorgesehen. Die Erkennung von Verkehrsstrommustern wird dezentral auf der Ebene einzelner Router durchgeführt und ist nur von den jeweils lokal getroffenen Routingentscheidungen aller Datenströme eines Routereingangs abhängig. Dies ermöglicht die lokale Zusammenfassung mehrerer unabhängiger Datenströme mit unterschiedlichen Zieladressen und Virtual Channels zu einem Aggregat. Weist der einmal priorisierte Datenstrom bzw. das Aggregat von Datenströmen über mehrere Router hinweg die gleichen Eigenschaften auf, so entspricht die Zusammenschaltung der entsprechenden Router einer direkten Punkt-zu-Punkt Verbindung. Somit entsteht dynamisch eine Kommunikations-struktur, welche eine Kombination eines paketbasierten und eines verbindungsorientierten Network-on-Chip darstellt.Die Auftrittshäufigkeit und Auftrittsdauer sowie das Muster semi-statischer Datenströme hängen neben den eigentlichen Kommunikationsbeziehungen zwischen Funktionseinheiten und deren räumlichen Anordnung auch ganz wesentlich vom verwendeten Routingverfahren ab. Daher sollen die Auswirkungen unterschiedlicher deterministischer und adaptiver Routingverfahren hinsichtlich dieser Parameter evaluiert werden. Auch ist angestrebt, durch eine Verwendung adaptiver Routingverfahren eine Aggregatbildung semi-statischer Datenströme gezielt zu unterstützt. Um die Auswirkungen der durch semi-statische Datenströme blockierte Verbindungen auf den übrigen Netzwerkverkehr möglichst gering zu halten, ist ebenfalls eine Verwendung adaptiver und fehlertoleranter Routingverfahren für nicht priorisierte Datenströme vorgesehen. Das Ziel dabei ist eine möglichst weitgehende Umgehung der belegten Verbindungen, so dass ein frühzeitiger Abbau priorisierter Verbindungen vermieden werden kann. Als Realisierungsoptionen für die zu entwickelnde Network-on-Chip-Architektur sind sowohl Standardzellentechnologien als auch dynamisch rekonfigurierbare FPGAs vorgesehen. Energiebedarfsbetrachtungen, Performanz und Flächenbedarfsbetrachtungen sollen für beide Optionen erfolgen. Die Funktion und Effizienz der entwickelten Verfahren sollen zum Projektabschluss anhand eines FGPA-Demonstrators verdeutlicht werden.

Projekt im Forschungsportal ansehen

Publikationen

2024

Buchbeitrag

On-the-Fly CT image pre-processing on MPSoC-FPGAs

Passaretti, Daniele; Pionteck, Thilo

In: Architecture of Computing Systems - 37th International Conference, ARCS 2024, Potsdam, Germany, May 14–16, 2024, Proceedings , 1st ed. 2024. - Cham : Springer Nature Switzerland ; Fey, Dietmar, S. 177-191 - (Lecture notes in computer science; volume 14842) [Konferenz: 37th International Conference on Architecture of Computing Systems, ARCS 2024, Potsdam, Germany May 14-16, 2024]

Impact of wave pipelining on NoCs for heterogeneous monolithic 3D SoCs

Tzschoppe, Max; Passaretti, Daniele; Najafi, Amir; Fischer, Sebastian; Wilhelm, Martin; García-Ortiz, Alberto; Pionteck, Thilo

In: 2023 13th International Conference on Modern Circuits and Systems Technologies (MOCAST) - [Piscataway, NJ] : IEEE . - 2024, insges. 6 S. [Konferenz: 13th International Conference on Modern Circuits and Systems Technologies, MOCAST, Sofia, Bulgaria, 26-28 June 2024]

Exploring the versal AI engines for signal processing in radio astronomy

Van Wijhe, Victor; Sprave, Vincent; Passaretti, Daniele; Alachiotis, Nikolaos; Grutzeck, Gerrit; Pionteck, Thilo

In: 2024 34th International Conference on Field-Programmable Logic and Applications (FPL) - New York, NY : IEEE, insges. 10 S. [Konferenz: 34th International Conference on Field-Programmable Logic and Applications, FPL, Torino, Italy, 02-06 September 2024]

Large filter low-level processing by edge TPU

Krell, Gerald; Pionteck, Thilo

In: Proceedings of the 19th International Joint Conference on Computer Vision, Imaging and Computer Graphics Theory and Applications. Volume 4 - Setubal : Scitepress Digital Library ; Radeva, Petia . - 2024, S. 464-473 [Konferenz: 19th International Joint Conference on Computer Vision, Imaging and Computer Graphics Theory and Applications, Rome,Italy, February 27-29, 2024]

Begutachteter Zeitschriftenartikel

Exploiting shared sub-expression and materialized view reuse for multi-query optimization

Gurumurthy, Bala; Bidarkar, Vasudev Raghavendra; Broneske, David; Pionteck, Thilo; Saake, Gunter

In: Information systems frontiers - Dordrecht [u.a.] : Springer Science + Business Media B.V . - 2024, insges. 16 S. [Online first]

Dissertation

A plug-and-play real-time architecture for MPSoC-FPGAs targeting interventional Computed Tomography

Passaretti, Daniele; Pionteck, Thilo; D'Ascenzo, Nicola

In: Magdeburg: Universitätsbibliothek, Dissertation Otto-von-Guericke-Universität Magdeburg, Fakultät für Elektrotechnik und Informationstechnik 2024, 1 Online-Ressource (xi, 191 Seiten, 37,01 MB) [Literaturverzeichnis: Seite 176-191][Literaturverzeichnis: Seite 176-191]

Architecting a pluggable query executor for emerging co-processors

Gurumurthy, Balasubramaninan; Saake, Gunter; Pionteck, Thilo

In: Magdeburg: Universitätsbibliothek, Dissertation Otto-von-Guericke-Universität Magdeburg, Fakultät für Informatik 2024, 1 Online-Ressource (xvii, 164 Seiten, 3,11 MB) [Literaturverzeichnis: Seite 147-164][Literaturverzeichnis: Seite 147-164]

Herausgeberschaft

Architecture of Computing Systems - 37th International Conference, ARCS 2024, Potsdam, Germany, May 14–16, 2024, Proceedings

Fey, Dietmar; Stabernack, Benno; Lankes, Stefan; Pacher, Mathias; Pionteck, Thilo

In: Cham: Imprint: Springer, 2024., 1 Online-Ressource(XIX, 360 p. 143 illus., 110 illus. in color.) - (Lecture Notes in Computer Science; 14842), ISBN: 978-3-031-66146-4

2023

Buchbeitrag

Modeling task mapping for data-intensive applications in heterogeneous systems

Wilhelm, Martin; Geppert, Hanna; Drewes, Anna; Pionteck, Thilo

In: Euro-Par 2022: Parallel Processing Workshops , 1st ed. 2023. - Cham : Springer Nature Switzerland ; Singer, Jeremy, S. 145-157 - (Lecture notes in computer science; volume 13835)

ADAMANT - a query executor with plug-in interfaces for easy co-processor integration

Gurumurthy, Balasubramanian; Broneske, David; Durand, Gabriel Campero; Pionteck, Thilo; Saake, Gunter

In: 2023 IEEE 39th International Conference on Data Engineering workshops - Piscataway, NJ : IEEE, S. 1153-1166

FPGA-integrated bag of little bootstraps accelerator for approximate database query processing

Burtsev, Vitalii; Wilhelm, Martin; Drewes, Anna; Gurumurthy, Balasubramanian; Broneske, David; Pionteck, Thilo; Saake, Gunter

In: Applied Reconfigurable Computing. Architectures, Tools, and Applications , 1st ed. 2023. - Cham : Springer Nature Switzerland ; Palumbo, Francesca, S. 115-130 - ( Lecture notes in computer science; volume 14251)

A flexible and scalable reconfigurable FPGA overlay architecture for data-flow processing

Drewes, Anna; Burtsev, Vitalii; Gurumurthy, Balasubramanian; Wilhelm, Martin; Bronske, David; Saake, Gunter; Pionteck, Thilo

In: 31st IEEE International Symposium on Field-Programmable Custom Computing Machines , 2023 - Piscataway, NJ : IEEE ; Prasanna, Viktor, S. 212

Begutachteter Zeitschriftenartikel

Novel insights on atomic synchronization for sort-based group-by on GPUs

Gurumurthy, Bala; Broneske, David; Schäler, Martin; Pionteck, Thilo; Saake, Gunter

In: Distributed and parallel databases - New York, NY [u.a.] : Consultants Bureau . - 2023, insges. 23 S.

Enabling plug-and-play in cyber-physical systems using MPSoC-FPGAs

Passaretti, Daniele; Steiger, Max; Pionteck, Thilo

In: IEEE access / Institute of Electrical and Electronics Engineers - New York, NY : IEEE, Bd. 11 (2023), S. 116219-116234

A comprehensive modeling approach for the task mapping problem in heterogeneous systems with dataflow processing units

Wilhelm, Martin; Geppert, Hanna; Drewes, Anna; Pionteck, Thilo

In: Concurrency and computation - Chichester : Wiley, Bd. 35 (2023), Heft 25, Artikel e7909, insges. 24 S.

Hybrid CPU/GPU/APU accelerated query, insert, update and erase operations in hash tables with string keys

Groth, Tobias; Groppe, Sven; Pionteck, Thilo; Valdiek, Franz; Koppehel, Martin

In: Knowledge and information systems - London : Springer . - 2023, insges. 19 S.

Herausgeberschaft

Architecture of Computing Systems - 36th International Conference, ARCS 2023, Athens, Greece, June 13–15, 2023, Proceedings

Goumas, Georgios; Tomforde, Sven; Brehm, Jürgen; Wildermann, Stefan; Pionteck, Thilo

In: Cham: Imprint: Springer, 2023., 1 Online-Ressource(XIX, 328 p. 125 illus., 91 illus. in color.) - (Lecture Notes in Computer Science; 13949), ISBN: 978-3-031-42785-5

2022

Buchbeitrag

Accelerated parallel hybrid GPU/CPU hash table queries with string keys

Groth, Tobias; Groppe, Sven; Pionteck, Thilo; Valdiek, Franz; Koppehel, Martin

In: Konferenz: 33rd International Conference on Database and Expert Systems Applications, DEXA 2022, Vienna, Austria, August 22-24, 2022, Database and Expert Systems Applications - Cham: Springer International Publishing; Strauss, Christine . - 2022, S. 191-203 - (Lecture notes in computer science; volume 13427)

Hardware isolation support for low-cost SoC-FPGAs

Passaretti, Daniele; Boehm, Felix; Wilhelm, Martin; Pionteck, Thilo

In: Konferenz: International Conference on Architecture of Computing Systems, ARCS 2022, Heilbronn, Germany, September 13-15, 2022, Architecture of computing systems - 35th International Conference, ARCS 2022, Heilbronn, Germany, September 13-15, 2022 : proceedings - Cham: Springer; Schulz, Martin . - 2022, S. 148-163 - (Lecture notes in computer science; volume 13642)

Dead-ends in FPGAs for database acceleration

Drewes, Anna; Koppehel, Martin; Pionteck, Thilo

In: Konferenz: 21st International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, SAMOS 2021, virtual event, July 4-8, 2021, Embedded Computer Systems: Architectures, Modeling, and Simulation - Cham: Springer International Publishing; Orailoglu, Alex . - 2022, S. 493-504 - (Lecture notes in computer science; volume 13227)

Begutachteter Zeitschriftenartikel

Hardware optimizations of the X-ray pre-processing for interventional computed tomography using the FPGA

Passaretti, Daniele; Ghosh, Mukesh; Abdurahman, Shiras; Egito, Micaela Lambru; Pionteck, Thilo

In: Applied Sciences - Basel: MDPI, Bd. 12 (2022), 11, insges. 24 S.

Herausgeberschaft

Architecture of computing systems - 35th International Conference, ARCS 2022, Heilbronn, Germany, September 13-15, 2022 : proceedings

Papadopoulou, Nikela; Pionteck, Thilo; Schulz, Martin; Trinitis, Carsten

In: Cham: Springer, 2022, 1 Online-Ressource - (Lecture notes in computer science; volume 13642), ISBN: 978-3-031-21867-5 Kongress: International Conference on Computer Architecture 35 Heilbronn; Online 2022.09.13-15

Wissenschaftliche Monographie

3D Interconnect Architectures for Heterogeneous Technologies - Modeling and Optimization

Bamberg, Lennart; Joseph, Jan Moritz; García-Ortiz, Alberto; Pionteck, Thilo

In: Cham: Imprint: Springer, 2022., 1st ed. 2022., 1 Online-Ressource(XXV, 395 p. 102 illus., 100 illus. in color.) - (Springer eBook Collection)

2021

Buchbeitrag

Ultra-low-latency video encoding on heterogenous hardware platforms

Koppehel, Martin; Pionteck, Thilo

In: 2020 International Conference on Field-Programmable Technology - Piscataway, NJ: IEEE . - 2021, S. 287

An investigation of atomic synchronization for sort-based group-by aggregation on GPUs

Gurumurthy, Bala; Broneske, David; Schäler, Martin; Pionteck, Thilo; Saake, Gunter

In: 2021 IEEE 37th International Conference on Data Engineering workshops / IEEE International Conference on Data Engineering , 2021 - Piscataway, NJ : IEEE, S. 48-53 [Workshop: IEEE 37th International Conference on Data Engineering Workshops, ICDEW, Chania, Greece, 19-22 April 2021]

Architecture, dataflow and physical design implications of 3D-ICs for DNN-accelerators

Joseph, Jan Moritz; Samajdar, Ananda; Zhu, Lingjun; Leupers, Rainer; Lim, Sung Kyu; Pionteck, Thilo; Krishna, Tushar

In: Proceedings of the Twenty Second International Symposium on Quality Electronic Design/ ISQED - [Piscataway, NJ]: IEEE; Ghosh, Swaroop . - 2021, S. 60-66

Bridging the frequency gap in heterogeneous 3D SoCs through technology-specific NoC router architectures

Jeong, Geonhwa; Chien, Ruei-Ting; Leupers, Rainer; Garía-Ortiz, Alberto; Krishna, Tushar; Pionteck, Thilo

In: Proceedings of the 26th Asia and South Pacific Design Automation Conference - New York,NY,United States: Association for Computing Machinery . - 2021, S. 197-203

CuART - a CUDA-based, scalable Radix-Tree lookup and update engine

Koppehel, Martin; Groth, Tobias; Groppe, Sven; Pionteck, Thilo

In: Konferenz: 50th International Conference on Parallel Processing, ICPP 2021, Lemont, Il, USA, August 9 - 12, 2021, 50th International Conference on Parallel Processing - New York,NY,United States: Association for Computing Machinery . - 2021, insges. 10 S.

StreamGrid - an AXI-stream-compliant overlay architecture

Blochwitz, Christopher; Philipp, León; Bereković, Mladen; Pionteck, Thilo

In: Symposium: 17th International Symposium, ARC 2021, Virtual Event, June 2930, 2021, Applied Reconfigurable Computing. Architectures, Tools, and Applications/ ARC - Cham: Springer International Publishing; Derrien, Steven . - 2021, S. 156-170 - ( Lecture notes in computer science; volume 12700)

Configurable pipelined datapath for data acquisition in interventional computed tomography

Passaretti, Daniele; Pionteck, Thilo

In: 29th IEEE International Symposium on Field-Programmable Custom Computing Machines/ IEEE International Symposium on Field-Programmable Custom Computing Machines - Piscataway, NJ: IEEE; Bobda, Christophe . - 2021, S. 257

Begutachteter Zeitschriftenartikel

In-depth analysis of OLAP query performance on heterogeneous hardware

Broneske, David; Drewes, Anna; Gurumurthy, Bala; Hajjar, Imad; Pionteck, Thilo; Saake, Gunter

In: Datenbank-Spektrum - Berlin : Springer, Bd. 21 (2021), S. 133-143

Ratatoskr - an open-source framework for in-depth power, performance, and area analysis and optimization in 3D NoCs

Joseph, Jan Moritz; Bamberg, Lennart; Hajjar, Imad; Perjikolaei, Behnam Razi; García-Ortiz, Alberto; Pionteck, Thilo

In: ACM transactions on modeling and computer simulation/ Association for Computing Machinery - New York, NY: ACM Press, Bd. 32 (2021), 1, insges. 21 S.

Herausgeberschaft

Architecture of Computing Systems - 34th International Conference, ARCS 2021, Virtual Event, June 7–8, 2021, Proceedings

Hochberger, Christian; Bauer, Lars; Pionteck, Thilo

In: Cham: Imprint: Springer, 2021., 1 Online-Ressource(XVIII, 229 p. 81 illus., 67 illus. in color.) - (Theoretical Computer Science and General Issues; 12800; Springer eBook Collection), ISBN: 978-3-030-81682-7

2020

Buchbeitrag

He..ro DB - a concept for parallel data processing on heterogeneous hardware

Müller, Michael; Leich, Thomas; Pionteck, Thilo; Saake, Gunter; Teubner, Jens; Spinczyk, Olaf

In: Architecture of Computing Systems – ARCS 2020 - 33rd International Conference, Aachen, Germany, May 25–28, 2020, Proceedings , 1st ed. 2020. - Cham : Springer International Publishing ; Brinkmann, André., S. 82-96 - ( Lecture notes in computer science; 12155) [Konferenz: 33rd International Conference on Architecture of Computing Systems, ARCS 2020, Aachen, Germany, May 25-28, 2020]

Optimising operator sets for analytical database processing on FPGAs

Drewes, Anna; Joseph, Jan Moritz; Gurumurthy, Balasubramanian; Broneske, David; Saake, Gunter; Pionteck, Thilo

In: Applied Reconfigurable Computing. Architectures, Tools, and Applications , 1st ed. 2020. - Cham : Springer International Publishing, S. 30-44 - (Lecture Notes in Computer Science; volume 12083) [Symposium: 16th International Applied Recongurable Computing Symposium, ARC, Toledo, Spain, April 1-3, 2020]

Ultra-low-latency video encoding on heterogenous hardware platforms

Koppehel, Martin; Pionteck, Thilo

In: 2020 International Conference on Field-Programmable Technology/ International Conference on Field-Programmable Technology - Piscataway, NJ: IEEE; Lin, Mingjie . - 2020, S. 287

Parallelizing approximate search on adaptive radix trees

Groth, Tobias; Groppe, Sven; Koppehel, Martin; Pionteck, Thilo

In: CEUR workshop proceedings - Aachen, Germany: RWTH Aachen, Bd. 2646 (2020), S. 56-67

Hardware/Software Co-Design of a control and data acquisition system for Computed Tomography

Passaretti, Daniele; Pionteck, Thilo

In: 2020 9th International Conference on Modern Circuits and Systems Technologies (MOCAST)/ MOCAST - [Piscataway, NJ]: IEEE . - 2020, insges. 4 S.

Begutachteter Zeitschriftenartikel

Application-specific SoC design using core mapping to 3D mesh NoCs with nonlinear area optimization and simulated annealing

Joseph, Jan Moritz; Ermel, Dominik; Bamberg, Lennart; García-Oritz, Alberto; Pionteck, Thilo

In: Technologies: open access journal - Basel: MDPI, Bd. 8 (2020), 1, insges. 10 S.

Herausgeberschaft

Architecture of Computing Systems – ARCS 2020 - 33rd International Conference, Aachen, Germany, May 25–28, 2020, Proceedings

Brinkmann, André.; Karl, Wolfgang; Lankes, Stefan; Tomforde, Sven; Pionteck, Thilo; Trinitis, Carsten

In: Cham: Imprint: Springer, 2020., 1 Online-Ressource(XII, 257 p. 112 illus., 62 illus. in color.) - (Theoretical Computer Science and General Issues; 12155; Springer eBook Collection), ISBN: 978-3-030-52794-5

Artikel in Kongressband

When vectorwise meets hyper, pipeline breakers become the moderator

Gurumurthy, Balasubramanian; Hajjar, Imad; Broneske, David; Pionteck, Thilo; Saake, Gunter

In: ADMS 2020 - Tokyo

2019

Abstract

Computed tomography hardware architectural model FPGA-based

Passaretti, Daniele; Pionteck, Thilo

In: 4th Image-Guided Interventions Conference: digitalization in medicine : November 4th-5th 2019, UMM, Mannheim - Mannheim, 2019 . - 2019

Buchbeitrag

Hardware-accelerated index construction for semantic web

Blochwitz, Christopher; Wolff, Julian; Bereković, Mladen; Heinrich, Dennis; Groppe, Sven; Joseph, Jan Moritz; Pionteck, Thilo

In: 2018 International Conference on Field-Programmable Technology , 2018 - Piscataway, NJ : IEEE . - 2019 [Konferenz: 2018 International Conference on Field-Programmable Technology, FPT, Naha, Okinawa, Japan, 10-14 December 2018]

System-level optimization of network-on-chips for heterogeneous 3D system-on-chips

Joseph, Jan Moritz; Ermel, Dominik; Bamberg, Lennart; García Oritz, Alberto; Pionteck, Thilo

In: Konferenz: IEEE 37th International Conference on Computer Design, ICCD, Abu Dhabi, United Arab Emirates, 17-20 November 2019, 2019 IEEE International Conference on Computer Design/ IEEE International Conference on Computer Design - Piscataway, NJ: IEEE . - 2019, S. 409-412

Area optimization with non-linear models in core mapping for system-on-chips

Joseph, Jan Moritz; Ermel, Dominik; Drewes, Anna; Bamberg, Lennart; Garcia-Oritz, Alberto; Pionteck, Thilo

In: 2019 8th International Conference on Modern Circuits and Systems Technologies (MOCAST): May 13-15, 2019, Aristotle University Research Dissemination Center (KEDEA), Thessaloniki, Greece/ International Conference on Modern Circuits and Systems Technologies - [Piscataway, NJ]: IEEE . - 2019

Efficient inter-kernel communication for OpenCL database operators on FPGAs

Drewes, Anna; Joseph, Jan Moritz; Gurumurthy, Bala; Broneske, David; Saake, Gunter; Pionteck, Thilo

In: 2018 International Conference on Field-Programmable Technology (FPT) - [Piscataway, NJ]: IEEE, 2019[Konferenz: 2018 International Conference on Field-Programmable Technology, FPT, Naha, Okinawa, Japan, 10-14 December 2018]

Survey on FPGAs in medical radiology applications - challenges, architectures and programming models

Passaretti, Daniele; Joseph, Jan Moritz; Pionteck, Thilo

In: Konferenz: International Conference on Field-Programmable Technology, ICFPT, Tianjin, China, 09-13 December 2019, 2019 International Conference on Field-Programmable Technology/ ICFPT - Piscataway, NJ: IEEE . - 2019, S. 279-282

Begutachteter Zeitschriftenartikel

NoCs in heterogeneous 3D SoCs - co-design of routing strategies and microarchitectures

Joseph, Jan Moritz; Bamberg, Lennart; Ermel, Dominik; Perjikolaei, Behnam Razi; Drewes, Anna; García Ortiz, Alberto; Pionteck, Thilo

In: IEEE access/ Institute of Electrical and Electronics Engineers - New York, NY: IEEE, Bd. 7 (2019), S. 135145-135163

Simulation environment for link energy estimation in networks-on-chip with virtual channels

Joseph, Jan Moritz; Bamberg, Lennart; Hajjar, Imad; Schmidt, Robert; Pionteck, Thilo; García Ortiz, Alberto

In: Integration, the VLSI journal - Amsterdam [u.a.]: Elsevier Science, 1983 . - 2019[Online first]

Crosstalk optimization for through-silicon vias by exploiting temporal signal misalignment

Bamberg, Lennart; Joseph, Jan Moritz; Pionteck, Thilo; García Ortiz, Alberto

In: Integration, the VLSI journal - Amsterdam [u.a.]: Elsevier Science, 1983, Bd. 67.2019, S. 60-72

Dissertation

Networks-on-Chip for heterogeneous 3D Systems-on-Chip

Joseph, Jan Moritz; Pionteck, Thilo

In: Magdeburg, Dissertation Otto-von-Guericke-Universität Magdeburg, Fakultät für Elektrotechnik und Informationstechnik 2019, xiv, 248 Seiten [Literaturverzeichnis: Seite 235-246][Literaturverzeichnis: Seite 235-246]

Herausgeberschaft

Architecture of Computing Systems – ARCS 2019 - 32nd International Conference, Copenhagen, Denmark, May 20–23, 2019, Proceedings

Schoeberl, Martin; Hochberger, Christian; Uhrig, Sascha; Brehm, Jürgen; Pionteck, Thilo

In: Cham: Springer, 2019, 1 Online-Ressource (XIX, 335 p. 212 illus., 88 illus. in color) - (Theoretical Computer Science and General Issues; 11479; Springer eBooks; Computer Science), ISBN: 978-3-030-18656-2

ARCS 2019 - 32nd GI/ITG International Conference on Architecture of Computing Systems : workshop proceedings : May 20-21, 2019, Technical University of Denmark, Copenhagen, Denmark

Trinitis, Carsten; Pionteck, Thilo

In: Berlin: VDE Verlag, 2019, 1 CD-ROM, 56 gKongress: GI/ITG International Conference on Architecture of Computing Systems 32 : Copenhagen$d2019.05.20-21

2018

Buchbeitrag

An FPGA-based prototyping framework for Networks-on-Chip

Drewes, Tobias; Joseph, Jan Moritz; Pionteck, Thilo

In: 2017 International Conference on Reconfigurable Computing and FPGAs (ReConFig17): Cancun, Mexico, December 4-6, 2017 - Piscataway, NJ: IEEE, insges. 7 S., 2018[Kongress: International Conference on Reconfigurable Computing and FPGAs, ReConFig17, Cancun, Mexico, December 4-6, 2017]

Search & update optimization of a B + tree in a hardware aided semantic web database system

Heinrich, Dennis; Werner, Stefan; Blochwitz, Christopher; Pionteck, Thilo; Groppe, Sven

In: Proceedings of the 7th International Conference on Emerging Databases - Singapore: Springer, S. 172-182, 2018 - (Lecture Notes in Electrical Engineering; 461)[Konferenz: 7th International Conference on Emerging Databases (EDB 2017), Busan, Korea, 7 - 9 August, 2017]

Design space exploration for a hardware-accelerated embedded real-time pose estimation using vivado HLS

Joseph, Jan Moritz; Mey, Morten; Ehlers, Kristian; Blochwitz, Christopher; Winker, Tobias; Pionteck, Thilo

In: 2017 International Conference on Reconfigurable Computing and FPGAs (ReConFig17): Cancun, Mexico, December 4-6, 2017 - Piscataway, NJ: IEEE, insges. 8 S., 2018[Kongress: International Conference on Reconfigurable Computing and FPGAs, ReConFig17, Cancun, Mexico, December 4-6, 2017]

Continuous live-tracing as debugging approach on FPGAs

Blochwitz, Christopher; Klink, Raphael; Joseph, Jan Moritz; Pionteck, Thilo

In: 2017 International Conference on Reconfigurable Computing and FPGAs (ReConFig17): Cancun, Mexico, December 4-6, 2017 - Piscataway, NJ: IEEE, insges. 8 S., 2018[Kongress: International Conference on Reconfigurable Computing and FPGAs, ReConFig17, Cancun, Mexico, December 4-6, 2017]

Adaptive data processing in heterogeneous hardware systems

Gurumurthy, Balasubramanian; Drewes, Tobias; Broneske, David; Saake, Gunter; Pionteck, Thilo

In: CEUR workshop proceedings - Aachen : RWTH, Bd. 2126 (2018), S. 10-15 [Workshop: 30th GI-Workshop Grundlagen von Datenbanken, Wuppertal, Germany, May 22-25, 2018]

Specification of simulation models for NoCs in heterogeneous 3D SoCs

Joseph, Jan Moritz; Bamberg, Lennart; Krell, Gerald; Hajjar, Imad; Garcia-Oritz, Alberto; Pionteck, Thilo

In: Proceedings of the 13th International Symposium on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoC): July 9th-11th, 2018, Lille, France - Piscataway, NJ: IEEE, insges. 8 S.[Symposium: 13th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC), Lille, France, July 9th-11th, 2018]

Coding-aware link energy estimation for 2D and 3D networks-on-chip with virtual channels

Bamberg, Lennart; Joseph, Jan Moritz; Schmidt, Robert; Pionteck, Thilo; García Ortiz, Alberto

In: 2018 IEEE 28th International Symposium on Power and Timing Modeling, Optimization and Simulation (PATMOS 2018): 2-4 July 2018, Spain/ IEEE International Symposium on Power and Timing Modeling, Optimization and Simulation - Piscataway, NJ: IEEE, 2018; IEEE International Symposium on Power and Timing Modeling, Optimization and Simulation (28.:2018) . - 2018, S. 222-228[Symposium: IEEE 28th International Symposium on Power and Timing Modeling, Optimization and Simulation, PATMOS 2018, Platja d'Aro, Spain, 2-4 July 2018]

Begutachteter Zeitschriftenartikel

Integration of FPGAs in database management systems - challenges and opportunities

Becher, Andreas; Broneske, David; Drewes, Tobias; Gurumurthy, Balasubramanian; Meyer-Wegener, Klaus; Pionteck, Thilo; Saake, Gunter; Teich, Jürgen; Wildermann, Stefan

In: Datenbank-Spektrum - Berlin : Springer, Bd. 18 (2018), Heft 3, S. 145-156

Hardware-aided update acceleration in a hybrid Semantic Web database system

Heinrich, Dennis; Werner, Stefan; Blochwitz, Christopher; Pionteck, Thilo; Groppe, Sven

In: The journal of supercomputing: an international journal of high-performance computer design, analysis and use - Dordrecht [u.a.]: Springer Science + Business Media B.V, insges. 24 S., 2018

Cooking DBMS operations using granular primitives - an overview on a primitive-based RDBMS query evaluation

Gurumurthy, Balasubramanian; Broneske, David; Drewes, Tobias; Pionteck, Thilo; Saake, Gunter

In: Datenbank-Spektrum - Berlin : Springer, Bd. 18 (2018), Heft 3, S. 183-193

Herausgeberschaft

ARCS 2018 - 31th International Conference on Architecture of Computing Systems April, 9-12, 2018, Technische Universität Braunschweig, Braunschweig, Germany, Workshop Proceedings

Trinitis, Carsten; Pionteck, Thilo

In: Berlin: VDE Verlag, 2018, CD-ROM, 12 cmKongress: GI/ITG International Conference on Architecture of Computing Systems 31 (Braunschweig : 2018.04.09-12)

Architecture of Computing Systems – ARCS 2018 - 31st International Conference, Braunschweig, Germany, April 9–12, 2018, Proceedings

Berekovic, Mladen; Buchty, Rainer; Hamann, Heiko; Koch, Dirk; Pionteck, Thilo

In: Cham: Springer, 2018, Online-Ressource (XV, 326 p. 112 illus, online resource) - (Lecture Notes in Computer Science; 10793; Theoretical Computer Science and General Issues; 10793; SpringerLink; Bücher; Springer eBook Collection; Computer Science), ISBN: 978-3-319-77610-1

2017

Buchbeitrag

Contentious live-tracing as debugging approach on FPGAS

Blochwitz, Christopher; Klink, Raphael; Joseph, Jan Moritz; Pionteck, Thilo

In: ReConFig'17 : 2017 International Conference on Reconfigurable Computing and FPGAs : December 4-6, Cancun, Mexico - Piscataway, NJ : IEEE [General session; Konferenz: 2017 International Conference on Reconfigurable Computing and FPGAs, ReConFig'17, Cancun, Mexico, December 4-6, 2017]

An FPGA-based prototyping framework for networks-on-Chip

Drewes, Tobias; Joseph, Jan Moritz; Pionteck, Thilo

In: ReConFig'17 : 2017 International Conference on Reconfigurable Computing and FPGAs : December 4-6, Cancun, Mexico - Piscataway, NJ : IEEE [poster session A; Konferenz: 2017 International Conference on Reconfigurable Computing and FPGAs, ReConFig'17, Cancun, Mexico, December 4-6, 2017]

Design method for asymmetric 3D interconnect architectures with high level models

Joseph, Jan Moritz; Bamberg, Lennart; Wrieden, Sven; Ermel, Dominik; García-Oritz, Alberto; Pionteck, Thilo

In: 12th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (ReCoSoC 2017) : July 12-14, 2017, Madrid, Spain : proceedings - [Piscataway, NJ] : IEEE, insges. 8 S. [Symposium: 12th International Symposium on Reconfigurable Communication-centric Systems-on-Chip, ReCoSoC 2017, Madrid, Spain, July 12-14 2017]

Hardware-accelerated radix-tree based string sorting for big data applications

Blochwitz, Christopher; Wolff, Julian; Joseph, Jan Moritz; Werner, Stefan; Heinrich, Dennis; Groppe, Sven; Pionteck, Thilo

In: Architecture of Computing Systems - ARCS 2017 - 30th International Conference, Vienna, Austria, April 36, 2017, Proceedings - Cham: Springer, 2017 . - 2017, S. 47-58 - (Lecture Notes in Computer Science; 10172)[Konferenz: 30th International Conference on Architecture of Computing Systems, ARCS 2017, Vienna, Austria, April 3-6, 2017]

Design space exploration for a hardware-accelerated embedded real-time pose estimation using vivado HLS

Joseph, Jan Moritz; Mey, Morten; Ehlers, Kristian; Blochwitz, Christopher; Winker, Tobias; Pionteck, Thilo

In: ReConFig'17 : 2017 International Conference on Reconfigurable Computing and FPGAs : December 4-6, Cancun, Mexico - Piscataway, NJ : IEEE [Poster session B; Konferenz: 2017 International Conference on Reconfigurable Computing and FPGAs, ReConFig'17, Cancun, Mexico, December 4-6, 2017]

Begutachteter Zeitschriftenartikel

Area and power savings via asymmetric organization of buffers in 3D-NoCs for heterogeneous 3D-SoCs$Jan Moritz Joseph, ChristopherBlochwitz, Alberto García-Ortiz, Thilo Piontecka

Joseph, Jan Moritz; Blochwitz, Christopher; García Ortiz, Alberto; Pionteck, Thilo

In: Microprocessors and microsystems - Amsterdam [u.a.]: Elsevier, 1979, Bd. 48.2017, S. 36-47

Semi-static operator graphs for accelerated query execution on FPGAs

Werner, Stefan; Heinrich, Dennis; Groppe, Sven; Pionteck, Thilo

In: Microprocessors and microsystems - Amsterdam [u.a.] : Elsevier, 2017

Herausgeberschaft

Architecture of Computing Systems - ARCS 2017 - 30th International Conference, Vienna, Austria, April 3–6, 2017, Proceedings

Knoop, Jens; Karl, Wolfgang; Schulz, Martin; Inoue, Kōji; Pionteck, Thilo

In: Cham: Springer, 2017, Online-Ressource (XIII, 262 p. 100 illus, online resource) - (Lecture Notes in Computer Science; 10172; SpringerLink; Bücher; Springer eBook Collection; Computer Science), ISBN: 978-3-319-54999-6

ARCS 2017 - 30th International Conference on Architecture of Computing Systems : workshop proceedings : April, 3-6, 2017, Vienna University of Technology, Vienna, Austria

Trinitis, Carsten; Pionteck, Thilo

In: Offenbach: VDE Verlag GmbH, [2017], 1 CD-ROM, ISBN: 3800743957 Kongress: ARCS 30 Wien 2017

2016

Buchbeitrag

An optimized radix-tree for hardware-accelerated dictionary generation for semantic web databases

Blochwitz, C.; Joseph, J.M.; Backasch, R.; Pionteck, T.; Werner, S.; Heinrich, D.; Groppe, S.

In: 2015 International Conference on ReConFigurable Computing and FPGAs, ReConFig 2015, 2016, 10.1109/ReConFig.2015.7393291

An architectural template for composing application specific datapaths at runtime

Backasch, R.; Hempel, G.; Blochwitz, C.; Werner, S.; Groppe, S.; Pionteck, T.

In: 2015 International Conference on ReConFigurable Computing and FPGAs, ReConFig 2015, 2016, 10.1109/ReConFig.2015.7393300

Adaptive allocation of default router paths in Network-on-Chips for latency reduction

Joseph, Jan Moritz; Blochwitz, Christioher; Pionteck, Thilo

In: Proceedings of the 2016 International Conference on High Performance Computing & Simulation (HPCS 2016): July 18-22, 2016, Innsbruck, Austria - Piscataway, NJ: IEEE[Kongress: 2016 International Conference on High Performance Computing & Simulation (HPCS), Innsbruck, Austria, 18-22 July, 2016]

Accelerated join evaluation in Semantic Web databases by using FPGAs

Werner, S.; Heinrich, D.; Stelzner, M.; Linnemann, V.; Pionteck, T.; Groppe, S.

In: Concurrency Computation, Vol. 28, 2016, Issue 7, S. 2031-2051, 10.1002/cpe.3502

Hardware-accelerated pose estimation for embedded systems using vivado HLS

Joseph, Jan Moritz; Winker, Tobias; Ehlers, Christian; Blochwitz, Christopher; Pionteck, Thilo

In: ReConFig: 2016 International Conference on Reconfigurable Computing and FPGAs : November 30 - December 2, Cancun, Mexico - Piscataway, NJ: IEEE[Kongress: 2016 International Conference on Reconfigurable Computing and FPGAs, ReConFig, Cancun, Mexico, November 30 - December 2, 2016]

A simulation environment for design space exploration for asymmetric 3D-Network-on-Chip

Joseph, Jan Moritz; Wrieden, Sven; Blochwitz, Christopher; García Ortiz, Alberto; Pionteck, Thilo

In: 2016 11th International Symposium on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoc): June 27-29, 2016, Tallinn, Estonia - [Piscataway, NJ]: IEEE[Kongress: 11th International Symposium on Reconfigurable Communication-Centric Systems-on-Chip (ReCoSoc), 27. - 29.June 2016, Tallinn, Estonia]

Begutachteter Zeitschriftenartikel

Runtime adaptive hybrid query engine based on FPGAs

Werner, Stefan; Heinrich, Dennis; Groppe, Sven; Blochwitz, Christopher; Pionteck, Thilo

In: Open journal of databases: OJDB - Lübeck: RonPub UG, Bd. 3.2016, 1, S. 21-41

Herausgeberschaft

Architecture of Computing Systems – ARCS 2016

Hannig, Frank; Cardoso, João M. P.; Pionteck, Thilo; Fey, Dietmar; Schröder-Preikschat, Wolfgang; Teich, Jürgen

In: 2016

2015

Buchbeitrag

Area and power savings via buffer reorganization in asymmetric 3D-NoCs for heterogeneous 3D-SoCs

Joseph, J.M.; Blochwitz, C.; Pionteck, T.; Garcia-Ortiz, A.

In: 2015 Nordic Circuits and Systems Conference, NORCAS 2015: NORCHIP and International Symposium on System-on-Chip, SoC 2015, 2015, 10.1109/NORCHIP.2015.7364370

Hybrid FPGA approach for a B+ tree in a Semantic Web database system

Heinrich, D.; Werner, S.; Stelzner, M.; Blochwitz, C.; Pionteck, T.; Groppe, S.T.

In: 10th International Symposium on Reconfigurable and Communication-centric Systems-on-Chip, ReCoSoC 2015, 2015, 10.1109/ReCoSoC.2015.7238093

Automated composition and execution of hardware-Accelerated operator graphs

Werner, S.S.; Heinrich, D.; Piper, J.; Groppe, S.; Backasch, R.; Blochwitz, C.; Pionteck, T.

In: 10th International Symposium on Reconfigurable and Communication-centric Systems-on-Chip, ReCoSoC 2015, 2015, 10.1109/ReCoSoC.2015.7238078

Begutachteter Zeitschriftenartikel

RAW 2014: Random number generators on FPGAS

Raitza, M.; Vogt, M.; Hochberger, C.; Pionteck, T.

In: ACM Transactions on Reconfigurable Technology and Systems, Vol. 9, 2015, Issue 2, 10.1145/2807699

2014

Buchbeitrag

A cycle-accurate Network-on-Chip simulator with support for abstract task graph modeling

Joseph, J.M.; Pionteck, T.

In: 2014 International Symposium on System-on-Chip, SoC 2014, 2014, 10.1109/ISSOC.2014.6972440

Influence of magnetic fields and X-radiation on ring oscillators in FPGAs

Raitza, M.; Vogt, M.; Hochberger, C.; Pionteck, T.

In: Proceedings of the International Parallel and Distributed Processing Symposium, IPDPS, 2014, S. 199-204, 10.1109/IPDPSW.2014.26

Parallel and pipelined filter operator for hardware-accelerated operator graphs in semantic web databases

Werner, S.; Heinrich, D.; Stelzner, M.; Groppe, S.; Backasch, R.; Pionteck, T.

In: Proceedings - 2014 IEEE International Conference on Computer and Information Technology, CIT 2014, 2014, S. 539-546, 10.1109/CIT.2014.162

Identifying homogenous reconfigurable regions in heterogeneous FPGAs for module relocation

Backasch, R.; Hempel, G.; Werner, S.; Groppe, S.; Pionteck, T.

In: 2014 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2014, 2014, 10.1109/ReConFig.2014.7032533

2013

Buchbeitrag

Hardware-accelerated join processing in large Semantic Web databases with FPGAs

Werner, S.; Groppe, S.; Linnemann, V.; Pionteck, T.

In: Proceedings of the 2013 International Conference on High Performance Computing and Simulation, HPCS 2013, 2013, S. 131-138, 10.1109/HPCSim.2013.6641403

Prioritizing semi-static data streams in network-on-chips for runtime reconfigurable systems

Pionteck, T.; Osterloh, C.

In: Proceedings of the 2013 International Conference on High Performance Computing and Simulation, HPCS 2013, 2013, S. 229-232, 10.1109/HPCSim.2013.6641419

Register allocation for high-level synthesis of hardware accelerators targeting FPGAs

Hempel, G.; Hoyer, J.; Pionteck, T.; Hochberger, C.

In: 2013 8th International Workshop on Reconfigurable and Communication-Centric Systems-on-Chip, ReCoSoC 2013, 2013, 10.1109/ReCoSoC.2013.6581522

2012

Buchbeitrag

An approach for performance estimation of hybrid systems with FPGAs and GPUs as coprocessors

Hampel, V.; Pionteck, T.; Maehle, E.

In: Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), Vol. 7179 LNCS, 2012, S. 160-171, 10.1007/978-3-642-28293-5_14

2011

Buchbeitrag

Linking formal description and simulation of runtime reconfigurable systems

Pionteck, T.; Osterloh, C.; Albrecht, C.

In: Proceedings - 2011 International Conference on Reconfigurable Computing and FPGAs, ReConFig 2011, 2011, S. 158-163, 10.1109/ReConFig.2011.55

2010

Buchbeitrag

Optimizing runtime reconfiguration decisions

Pionteck, T.; Sammann, S.; Albrecht, C.

In: Proceedings - IEEE/IFIP International Conference on Embedded and Ubiquitous Computing, EUC 2010, 2010, S. 39-46, 10.1109/EUC.2010.16

Latency reduction of selected data streams in network-on-chips for adaptive manycore systems

Pionteck, T.; Osterloh, C.; Albrecht, C.

In: 28th Norchip Conference, NORCHIP 2010, 2010, 10.1109/NORCHIP.2010.5669432

A concept of a trust management architecture to increase the robustness of nano age devices

Pionteck, T.; Brockmann, W.

In: Proceedings of the International Conference on Dependable Systems and Networks, 2010, S. 142-147, 10.1109/DSNW.2010.5542604

Herausgeberschaft

DynaCORE-dynamically reconfigurable coprocessor for network processors

Albrecht, C.; Foag, J.; Koch, R.; Maehle, E.; Pionteck, T.

In: Dynamically Reconfigurable Systems: Architectures, Design Methods and Applications, 2010, S. 335-354, 10.1007/978-90-481-3485-4_16

2009

Buchbeitrag

On the impact of buffer size on packet loss in adaptable network-on-chips for runtime reconfigurable system-on-chips

Albrecht, C.; Koch, R.; Pionteck, T.

In: 2009 NORCHIP, 2009, 10.1109/NORCHP.2009.5397798

2008

Buchbeitrag

On the design parameters of runtime reconfigurable systems

Pionteck, T.; Albrecht, C.; Koch, R.; Maehle, E.

In: Proceedings - 2008 International Conference on Field Programmable Logic and Applications, FPL, 2008, S. 683-686, 10.1109/FPL.2008.4630039

SPP1148 booth: Network processors

Pionteck, T.; Koch, R.; Albrecht, C.; Maehle, E.; Meitinger, M.; Ohlendorf, R.; Wild, T.; Herkersdorf, A.

In: Proceedings - 2008 International Conference on Field Programmable Logic and Applications, FPL, 2008, S. 352, 10.1109/FPL.2008.4629960

An application-oriented synthetic network traffic generator

Albrecht, C.; Osterloh, C.; Pionteck, T.; Koch, R.; Maehle, E.

In: Proceedings - 22nd European Conference on Modelling and Simulation, ECMS 2008, 2008, S. 299-305

WCET determination tool for embedded systems software

Albrecht, C.; Koch, R.; Pionteck, T.; Maehle, E.; Werner, M.; Fuchsen, R.

In: SIMUTools 2008 - 1st International ICST Conference on Simulation Tools and Techniques for Communications, Networks and Systems, 2008, 10.4108/ICST.SIMUTOOLS2008.3044

Performance analysis of bus-based interconnects for a run-time reconfigurable co-processor platform

Albrecht, C.; Roß, P.; Koch, R.; Pionteck, T.; Maehle, E.

In: Proceedings of the 16th Euromicro Conference on Parallel, Distributed and Network-Based Processing, PDP 2008, 2008, S. 200-205, 10.1109/PDP.2008.52

Design and simulation of runtime reconfigurable systems

Pionteck, T.; Albrecht, C.; Koch, R.; Brix, T.; Maehle, E.

In: Proceedings - 2008 IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems, DDECS, 2008, S. 154-157, 10.1109/DDECS.2008.4538776

Begutachteter Zeitschriftenartikel

Adaptive communication architectures for runtime reconfigurable system-on-chips

Pionteck, T.; Albrecht, C.; Koch, R.; Maehle, E.

In: Parallel Processing Letters, Vol. 18, 2008, Issue 2, S. 275-289, 10.1142/S0129626408003387

2007

Buchbeitrag

Communication architectures for dynamically reconfigurable FPGA designs

Pionteck, T.; Albrecht, C.; Koch, R.; Maehle, E.; Hübner, M.; Becker, J.

In: Proceedings - 21st International Parallel and Distributed Processing Symposium, IPDPS 2007; Abstracts and CD-ROM, 2007, 10.1109/IPDPS.2007.370364

On the design of a dynamically reconfigurable function-unit for error detection and correction

Pionteck, T.; Stiefmeier, T.; Staake, T.; Glesner, M.

In: IFIP International Federation for Information Processing, Vol. 240, 2007, S. 283-297, 10.1007/978-0-387-73661-7_18

Teaching informatics students the secrets of hardware design

Pionteck, T.

In: Proceedings - MSE 2007: 2007 IEEE International Conference on Microelectronic Systems Education: Educating Systems Designers for the Global Economy and a Secure World, 2007, S. 31-32, 10.1109/MSE.2007.82

A lightweight framework for runtime reconfigurable system prototyping

Koch, R.; Pionteck, T.; Albrecht, C.; Maehle, E.

In: Proceedings of the International Workshop on Rapid System Prototyping, 2007, S. 61-64, 10.1109/RSP.2007.7

Modelling tile-based run-time reconfigurable systems using SystemC

Albrecht, C.; Pionteck, T.; Koch, R.; Maehle, E.

In: 21st European Conference on Modelling and Simulation: Simulations in United Europe, ECMS 2007, 2007, S. 509-514

2006

Buchbeitrag

Applying partial reconfiguration to networks-on-chips

Pionteck, T.; Koch, R.; Albrecht, C.

In: Proceedings - 2006 International Conference on Field Programmable Logic and Applications, FPL, 2006, S. 155-160, 10.1109/FPL.2006.311208

An adaptive system-on-chip for network applications

Koch, R.; Pionteck, T.; Albrecht, C.; Maehle, E.

In: 20th International Parallel and Distributed Processing Symposium, IPDPS 2006, Vol. 2006, 2006, 10.1109/IPDPS.2006.1639445

A dynamically reconfigurable packet-switched network-on-chip

Pionteck, T.; Albrecht, C.; Koch, R.

In: Proceedings -Design, Automation and Test in Europe, DATE, Vol. 1, 2006

Begutachteter Zeitschriftenartikel

Exploring the capabilities of reconfigurable hardware for OFDM-based wlans

Pionteck, T.; Kabulepa, L.D.; Glesner, M.

In: IFIP International Federation for Information Processing, Vol. 200, 2006, S. 149-164, 10.1007/0-387-33403-3_10

2005

Buchbeitrag

Reconfigurable embedded systems: An application-oriented perspective on architectures and design techniques

Glesner, M.; Hinkelmann, H.; Hollstein, T.; Indrusiak, L.S.; Murgan, T.; Obeid, A.M.; Petrov, M.; Pionteck, T.; Zipf, P.

In: Lecture Notes in Computer Science, Vol. 3553, 2005, S. 12-21

2004

Buchbeitrag

Design of a reconfigurable AES encryption/decryption engine for mobile terminals

Pionteck, T.; Staake, T.; Stiefmeier, T.; Kabulepa, L.D.; Glesner, M.

In: Proceedings - IEEE International Symposium on Circuits and Systems, Vol. 2, 2004, S. II545-II548

Reconfigurable platforms for ubiquitous computing

Glesner, M.; Hollstein, T.; Indrusiak, L.S.; Zipf, P.; Pionteck, T.; Petrov, M.; Zimmer, H.; Murgan, T.

In: 2004 Computing Frontiers Conference, 2004, S. 377-389

A dynamically reconfigurable function-unit for error detection and correction in mobile terminals

Pionteck, T.; Stiefmeier, T.; Staake, T.R.; Glesner, M.

In: Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), Vol. 3203, 2004, S. 1090-1092

2003

Buchbeitrag

Reconfiguration requirements for high speed wireless communication systems

Pionteck, T.; Kabulepa, L.D.; Schlachta, C.; Glesner, M.

In: Proceedings - 2003 IEEE International Conference on Field-Programmable Technology, FPT 2003, 2003, S. 118-125, 10.1109/FPT.2003.1275739

Hardware evaluation of low power communication mechanisms for transport-triggered architectures

Pionteck, T.; García, A.; Kabulepa, L.D.; Glesner, M.

In: Proceedings of the International Workshop on Rapid System Prototyping, Vol. 2003-January, 2003, S. 141-147, 10.1109/IWRSP.2003.1207041

Begutachteter Zeitschriftenartikel

On the Rapid Prototyping of Equalizers for OFDM Systems

Pionteck, T.; Kabulepa, L.D.; Glesner, M.

In: Design Automation for Embedded Systems, Vol. 8, 2003, Issue 4, S. 283-295, 10.1023/B:DAEM.0000013063.88613.e0

2002

Buchbeitrag

A framework for teaching (re)configurable architectures in student projects

Pionteck, T.; Zipf, P.; Kabulepa, L.D.; Glesner, M.

In: Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), Vol. 2438 LNCS, 2002, S. 444-451

On the rapid prototyping of equalizers for OFDM systems

Pionteck, T.; Toender, N.; Kabulepa, L.D.; Glesner, M.; Kella, T.

In: Proceedings of the International Workshop on Rapid System Prototyping, Vol. 2002-January, 2002, S. 48-52, 10.1109/IWRSP.2002.1029737

2001

Buchbeitrag

Efficient mapping of pre-synthesized IP-cores onto dynamically reconfigurable array architectures

Becker, J.; Liebau, N.; Pionteck, T.; Glesner, M.

In: Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), Vol. 2147, 2001, S. 584-589

Design and implementation of a coarse-grained dynamically reconfigurable hardware architecture

Becker, J.; Pionteck, T.; Habermann, C.; Glesner, M.

In: Proceedings - IEEE Computer Society Workshop on VLSI, WVLSI 2001, 2001, S. 41-46, 10.1109/IWV.2001.923138

On the numerical accuracy of cordic-based frequency offset compensation in burst oriented OFDM systems

Kabulepa, L.D.; Kella, T.; Pionteck, T.; Ludewig, R.; Becker, J.; Plechinger, J.; Glesner, M.

In: Proceedings of the IEEE International Conference on Electronics, Circuits, and Systems, Vol. 2, 2001, S. 1069-1072

Herausgeberschaft

Effiziente IP-basierte abbildungsverfahren für dynamisch rekonfigurierbare array-architekturen

Becker, J.; Pionteck, T.; Glesner, M.

In: ITG-Fachbericht, 2001, Issue 164, S. 315

2000

Buchbeitrag

DReAM: A dynamically reconfigurable architecture for future mobile communication applications

Becker, J.; Pionteck, T.; Glesne, M.

In: Lecture Notes in Computer Science (including subseries Lecture Notes in Artificial Intelligence and Lecture Notes in Bioinformatics), Vol. 1896, 2000, S. 312-321

An application-tailored dynamically reconfigurable hardware architecture for digital baseband processing

Becker, J.; Pionteck, T.; Glesner, M.

In: Proceedings - 13th Symposium on Integrated Circuits and Systems Design, 2000, S. 341-346, 10.1109/SBCCI.2000.876052

Kooperationen
  • Georgia Tech, School of Electrical and Computer Engineering, Atlanta
  • Otto-von-Guericke-Univeristät Magdeburg, Prof. Gunter Saake
  • Privatdozent Dr. Sven Groppe, Universität zu Lübeck
  • Universität Bremen, Prof. Alberto Garcia-Ortiz
  • Universität zu Lübeck, Institut für Informationssysteme
Profil
Keine Daten im Forschungsportal hinterlegt.
Service
  • Entwurfsraumexploration für kombinierte Hardware-/Softwaresysteme
  • Entwurf und FPGA-Prototyping digitaler Schaltungen
Vita
Keine Daten im Forschungsportal hinterlegt.

Letzte Änderung: 05.10.2023 - Ansprechpartner: Webmaster